Napisane przez: Nickqiao i Wuyue, maniak web3

W kwietniu tego roku Vitalik odwiedził szczyt Blockchain w Hongkongu i wygłosił przemówienie zatytułowane „Reaching the Limits of Protocol Design”, w którym po raz kolejny wspomniał o potencjale ZK-SNARK w planie działania Ethereum Danksharding i nie mógł się doczekać chipa ASIC jest ogromną pomocą w przyspieszaniu ZK.

Wcześniej współtwórca Scroll, Zhang Ye, zwrócił również uwagę, że przestrzeń zastosowań ZK w tradycyjnych dziedzinach może być większa niż w Web3, zaufanych obliczeniach, bazach danych, weryfikowalnym sprzęcie, przeciwdziałaniu fałszowaniu treści i zkML oraz w innych dziedzinach, które cieszą się ogromnym popytem na ZK. , jeśli ZK udowodni, że można wdrożyć generowanie w czasie rzeczywistym, oczekuje się, że zarówno Web3, jak i tradycyjne branże zapoczątkowują zmiany na poziomie paradygmatu, jednak z punktu widzenia wydajności i kosztów ekonomicznych jest to nadal dalekie od przyjęcia na dużą skalę z ZK.

W rzeczywistości już w 2022 roku czołowe instytucje venture capital a16z i Paradigm opublikowały publicznie raporty wyraźnie wyrażające swój nacisk na akcelerację sprzętową ZK. Paradigm stwierdziło nawet, że w przyszłości dochody górników ZK mogą być porównywalne z dochodami górników Bitcoina czy Ethereum. , oparte na rozwiązaniach GPU i akceleracji sprzętowej dla FPGA i ASIC, będą miały ogromną przestrzeń rynkową. Od tego czasu, wraz z popularnością popularnych pakietów ZK, takich jak Scroll i Starknet, akceleracja sprzętowa stała się popularną koncepcją na rynku. Popularność ta wzrosła wraz ze zbliżaniem się premiery projektów takich jak Cysic.

Mamy powody, aby wierzyć, że w oparciu o ogromną przestrzeń popytu na ZK, model SaaS generowany przez baseny wydobywcze ZK i ZKP w czasie rzeczywistym może otworzyć nowy łańcuch przemysłowy Na tym nowym kontynencie o wielkim potencjale sprzęt ZK ma silne wsparcie i Korzyści wynikające z bycia pionierem Jest całkowicie możliwe, że producenci staną się następną generacją Bitmain i zdominują podatny grunt dla akceleracji sprzętowej.

W dziedzinie akceleracji sprzętowej Cysic może być jednym z najchętniej oglądanych zespołów. Zespół zdobył ważne nagrody od znanej platformy konkursów technologicznych ZKP, ZPrize i będzie pełnił funkcję mentora ZPrize w 2023 r., zgodnie z jej planem działania obejmującym ToB koniec ZK Mining Pool i sprzęt ToC ZK-Depin przyciągnęły uwagę czołowych VC, takich jak Polychain, ABCDE, OKX Ventures i Hashkey, i zakończyły finansowanie na dużą skalę na łączną kwotę prawie 20 milionów dolarów amerykańskich.

Ponieważ sieć testowa Cysic ma zostać uruchomiona pod koniec lipca, a jej basen wydobywczy ZK wkrótce zostanie otwarty, dyskusje na temat Cysic w głównych społecznościach stają się coraz bardziej gorące. Celem tego artykułu jest umożliwienie większej liczbie osób zrozumienia zasad produktu i modelu biznesowego Cysic i rozumieć ZK Prostą popularyzację zasad akceleracji sprzętowej. Poniżej krótko podsumujemy odpowiednią wiedzę o Cysic, aby pomóc większej liczbie osób obniżyć próg zrozumienia.

Zrozum system dowodu ZK na podstawie przepływu pracy

System dowódowy ZK jest w rzeczywistości bardzo złożony, ale jeśli chcesz mieć proste zrozumienie jego ogólnej struktury, można go rozbić z punktu widzenia funkcji i przepływów pracy. W przypadku systemu, który ZK-izuje zwykłe obliczenia, jego podstawowy proces można podsumować w następujący sposób:

Najpierw musimy wejść w interakcję z systemem ZK poprzez front-end i przesłać treść do sprawdzenia. Frontend przekonwertuje format treści, aby ułatwić przetwarzanie przez system sprawdzający ZK. Następnie system wygeneruje ZK Proof za pomocą określonego systemu lub frameworka sprawdzającego (takiego jak Halo2, Plonk itp.). Proces ten można podzielić na następujące etapy:

1. Ustalenie problemu: Najpierw musimy określić, co należy udowodnić. Na przykład dowodzący oświadcza, że ​​zna/zna pewne dane, „znam rozwiązanie N równania F(x)=w”, ale nie chce, aby inni widzieli wartość N.

2. Arytmetyka i CSP: Po tym, jak dowódca prześle treść do udowodnienia, system utworzy specjalny model/program matematyczny w celu równoważnego wyrażenia treści, która ma zostać udowodniona, a następnie przeprowadzi konwersję formatu, aby ułatwić przetwarzanie przez sprawdzony system. W szczególności powyższe stwierdzenie „Znam rozwiązanie N równania F(x)=w” zostanie przekształcone z pierwotnego równania matematycznego do postaci obwodów bramek logicznych i wielomianów.

3. Następnie system wybierze odpowiedni system sprawdzający np. Halo, Plonk itp. i z treści wygenerowanych w poprzednich krokach skompiluje użyteczny program ZKP. Weryfikator wykorzystuje program ZKP do wygenerowania dowodu i przekazania go weryfikatorowi do weryfikacji.

Istotą systemów ZK, takich jak zkEVM, które są często stosowane w drugiej warstwie Ethereum, jest najpierw skompilowanie inteligentnego kontraktu w podstawowy kod operacyjny EVM, a następnie konwersja formatu każdego kodu operacji do postaci logicznej ograniczenia obwodu bramki/wielomianu, a następnie przekazane do wewnętrznego systemu sprawdzającego ZK w celu dalszego przetwarzania.

Warto wspomnieć, że rozwiązaniem technologicznym ZKP obecnie szeroko stosowanym w blockchainie jest głównie zk-SNARK (zero-knowledge concise non-interactive Knowledge argument), a ZK Rollup w większości wykorzystuje prostotę SNARK, a nie seks o wiedzy zerowej. Prostota sprawia, że ​​ZKP zajmuje bardzo mało miejsca, może skompresować duże ilości treści do kilkuset bajtów i ma bardzo niskie koszty weryfikacji.

W ten sposób obciążenie pracą pomiędzy Proverem i Verifierem jest asymetryczne. Koszt generowania ZKP przez Prover jest bardzo wysoki, ale koszt weryfikacji Verifiera jest bardzo niski, o ile ta asymetria jest dobrze wykorzystana, w „pojedynczym Proverze, wielokrotnym Verifierze”. Użycie ZK w scenariuszu może skoncentrować całkowity koszt po stronie Provera, znacznie zmniejszając koszt Verifiera. Model ten jest niezwykle korzystny dla zdecentralizowanej weryfikacji i taka jest idea drugiej warstwy Ethereum.

Jednak taki model przeniesienia kosztów weryfikacji na stronę generacji ZK nie jest złotym rozwiązaniem. Dla strony projektu ZK Rollup wysokie koszty generowania ZKP zostaną ostatecznie przerzucone na UX i opłaty manipulacyjne, co nie sprzyja. rozwój ZK Rollup Rozwój długoterminowy.

Mimo że ZK ma duże zastosowanie w scenariuszach weryfikacji bez zaufania i zdecentralizowanych, jest ograniczone przez wąskie gardło w czasie generowania. Niezależnie od tego, czy jest to zkEVM, zkVM, czy ZK Rollup i ZK Bridge, obecnie nie mają one możliwości ekonomicznych na dużą skalę do adopcji.

W związku z tym pojawiły się projekty akceleracji ZK reprezentowane przez Cysic, Ingonyama, Irreducible itp., próbujące obniżyć koszty wytwarzania ZKP z różnych kierunków. Poniżej pokrótce przedstawimy z technicznego punktu widzenia główne metody napowietrzne i akceleracyjne generacji ZKP oraz dlaczego Cysic ma ogromny potencjał na ścieżce akceleracji ZK.

Narzut obliczeniowy: MSM i NTT

Wiele osób wie, że Prover ZKP jest bardzo czasochłonny w generowaniu dowodów. W protokole ZK-SNARK często zdarza się, że Weryfikatorowi wystarczy sekunda na zweryfikowanie dowodu, a wygenerowanie dowodu może zająć Proverowi pół dnia lub nawet dzień. Aby efektywnie wykorzystać obliczenia dowódowe ZKP, konieczna jest konwersja formatu obliczeń z programów klasycznych na przyjazny ZK.

Obecnie można to zrobić na dwa sposoby: jeden polega na napisaniu obwodu przy użyciu jakiegoś frameworka systemu dowodowego, takiego jak Halo2; drugi polega na użyciu języka specyficznego dla domeny (DSL), takiego jak Cairo lub Circom, w celu konwersji obliczeń na formularz wyrażenia pośredniego do późniejszego przedłożenia w systemie certyfikacji. System sprawdzający generuje dowód ZK na podstawie obwodu pisanego lub reprezentacji pośredniej skompilowanej przez DSL.

Im bardziej skomplikowane działanie programu, tym dłużej trwa wygenerowanie dowodu. Dodatkowo niektóre operacje są z natury nieprzyjazne ZK i ich wdrożenie wymaga dodatkowej pracy. Na przykład funkcje skrótu SHA lub Keccak są nieprzyjazne dla ZKP i użycie tych funkcji spowoduje dłuższy czas generowania dowodu. A nawet bardzo tanie operacje na klasycznym komputerze mogą być nieprzyjazne ZKP.

Pomijając nieprzyjazne zadania obliczeniowe ZK, chociaż proces generowania dowodu ZK może się różnić w zależności od wybranego systemu dowodowego, wąskie gardła są zasadniczo podobne. Podczas generowania dowodów ZK występują dwa zadania obliczeniowe, które pochłaniają najwięcej zasobów obliczeniowych: MSM (Multi-Scalar Multiplication) i NTT (Number Theoretic Transform). Te dwa zadania obliczeniowe mogą zająć 80-95% czasu generowania dowodu, w zależności od schematu zobowiązań ZKP i konkretnej realizacji.

MSM obsługuje głównie mnożenie wieloskalarne na krzywych eliptycznych, podczas gdy NTT to FFT (szybka transformata Fouriera) na ciele skończonym, przyspieszająca przetwarzanie mnożenia wielomianów. Użycie różnych kombinacji schematów spowoduje różne współczynniki obciążenia FFT/MSM.

Biorąc za przykład firmę Stark, jej PCS (Polynomial Commitment Scheme) wykorzystuje FRI, zobowiązanie oparte na haszu, a nie krzywą eliptyczną używaną przez KZG lub IPA, więc nie ma w ogóle obliczeń MSM. Im wyżej w tabeli, tym więcej wymaganych operacji FFT, a im niżej, tym więcej wymaganych operacji MSM.

Optymalizacja

Ponieważ operacje MSM obejmują przewidywalny dostęp do pamięci, chociaż można je masowo zrównoleglać, wymagają dużej ilości zasobów pamięci. Ponadto moduły MSM mają również problemy ze skalowalnością i mogą być powolne nawet w przypadku pracy równoległej. Dlatego też, mimo że moduły MSM mogą być przyspieszane sprzętowo, wymagają ogromnej pamięci i zasobów obliczeniowych równoległych.

NTT często wymaga losowego dostępu do pamięci, co czyni je nieprzyjaznymi dla sprzętu i trudnymi w obsłudze w infrastrukturze rozproszonej. Dzieje się tak ze względu na charakterystykę dostępu swobodnego NTT. Jeśli jest uruchamiany w środowisku rozproszonym, nieuchronnie będzie musiał uzyskać dostęp do innych węzłów. Gdy w grę wchodzi interakcja sieciowa, wydajność znacznie spada.

Dlatego dostęp do danych w pamięci masowej i ich przenoszenie stają się głównym wąskim gardłem, ograniczającym możliwość równoległego wykonywania operacji NTT. Większość prac związanych z przyspieszaniem NTT skupia się na zarządzaniu interakcją obliczeń z pamięcią.

W rzeczywistości najłatwiejszym sposobem rozwiązania problemu wąskiego gardła w wydajności MSM i NTT jest całkowite wyeliminowanie tych operacji. Niektóre nowo zaproponowane algorytmy, takie jak Hyperplonk, modyfikują Plonk, aby wyeliminować operacje NTT. Ułatwia to przyspieszenie Hyperplonka, ale wprowadza nowe wąskie gardła, takie jak kosztowny obliczeniowo protokół sumcheck. Istnieje również algorytm STARK, który nie wymaga MSM, ale jego protokół FRI wprowadza wiele obliczeń skrótu.

Przyspieszenie sprzętowe ZK i ostateczny cel Cysic

Chociaż optymalizacja na poziomie oprogramowania i algorytmu jest ważna i cenna, istnieją wyraźne ograniczenia. Aby w pełni zoptymalizować wydajność generacji ZKP, należy zastosować akcelerację sprzętową, podobnie jak układy ASIC i GPU ostatecznie zdominowały rynki wydobywcze BTC i ETH.

Pytanie więc brzmi: jaki sprzęt jest najlepszy do przyspieszenia generacji ZKP? Obecnie istnieje wiele sprzętu, który może implementować akcelerację ZK, taki jak GPU, FPGA lub ASIC. Oczywiście każdy z nich ma swoje zalety i wady.

Możemy porównać tego typu sprzęt:

Najpierw posłużymy się prostym przykładem, aby zobrazować różnice między nimi na poziomie rozwoju. Na przykład teraz chcemy zaimplementować proste mnożenie równoległe:

• Na GPU, korzystając z API udostępnianego przez CUDA SDK, możemy rozwijać się tak, jakbyśmy pisali kod natywny, aby zyskać możliwości obliczeń równoległych;

• W przypadku FPGA musimy ponownie nauczyć się języka opisu sprzętu i używać tego języka do kontrolowania połączeń na poziomie sprzętu w celu implementacji algorytmów równoległych;

• W układach ASIC układ połączeń tranzystorów jest ustalany bezpośrednio na poziomie sprzętowym w fazie projektowania chipa i nie można go później modyfikować.

Każda z tych opcji ma swoje zalety i wady i jest odpowiednia dla różnych etapów rozwoju toru ZK. Cysic dąży do tego, aby stać się najlepszym rozwiązaniem do przyspieszania sprzętowego ZK. Jego strategia krok po kroku jest następująca:

1. Rozwijaj SDK oparty na GPU, aby dostarczać rozwiązania dla aplikacji ZK i integrować zasoby GPU w sieci;

2. Skorzystaj z elastyczności i zrównoważonych funkcji FPGA, aby szybko wdrożyć dostosowaną akcelerację sprzętową ZK.

3. Niezależnie opracowany sprzęt ZK Depin oparty na ASIC

4. Cysic Network będzie służyć jako platforma/pula wydobywcza SAAS, integrująca całą moc obliczeniową ZK Depin i GPU, aby zapewnić moc obliczeniową i rozwiązania weryfikacyjne dla całej branży ZK.

Pozwól nam w pełni zrozumieć różnice w podziale rozwiązania akceleracyjnego ZK i pomysłów rozwojowych Cysic, interpretując wiele podzielonych ścieżek.

Pula wydobywcza ZK i platforma SaaS: Sieć Cysic

Tak naprawdę dobrze znane ZK Rollupy, takie jak Scroll i Polygon zkEVM, wyraźnie zaproponowały w swoich planach koncepcję „zdecentralizowanego Provera”, czyli w rzeczywistości budowy basenu wydobywczego ZK. To zorientowane na rynek podejście może zmniejszyć obciążenie projektu ZK Rollup i zachęcić górników i operatorów basenów wydobywczych do ciągłej optymalizacji programu akceleracyjnego ZK.

W planie działania Cysic wyraźnie zaproponowano plany puli wydobywczej ZK i platformy SaaS o nazwie Cysic Network. Nie tylko zintegruje własną moc obliczeniową Cysic, ale także wchłonie zasoby obliczeniowe stron trzecich poprzez zachęty do wydobycia, w tym bezczynne procesory graficzne i urządzenia ZK DePIN w rękach zwykłych użytkowników.

Schemat ideowy całego procesu weryfikacji przedstawia się następująco:

1. Strona projektu zk przekazuje agentowi zadanie wygenerowania dowodu, a zadaniem tego ostatniego jest przekazanie zadania dowodu do sieci weryfikacyjnej. Agenci ci będą na początku oficjalnie prowadzeni przez Cysic, a stakowanie aktywów zostanie wprowadzone później, tak aby każdy mógł zostać Agentem;

2.  

3. Prover akceptuje zadanie sprawdzające i używa sprzętu do wygenerowania dowodu ZK. Prover musi zadeklarować Token, aby wziąć udział w zadaniu sprawdzającym i otrzyma nagrody po ukończeniu zadania sprawdzającego;

4.  

5. Komisja weryfikacyjna jest odpowiedzialna za sprawdzenie ważności dowodu wygenerowanego przez Prover i głosowanie. Po osiągnięciu określonej liczby głosów dowód zostanie uznany za ważny. Weryfikatorzy dołączają do komitetu, stając Tokeny, biorą udział w głosowaniu i otrzymują nagrody. Proces ten można połączyć z koncepcją AVS firmy EigenLayer, aby ponownie wykorzystać istniejące możliwości Restakingu.

Szczegółowy proces interakcji wygląda następująco:

W rzeczywistości powyższy proces ma sens, niezależnie od tego, czy jest to zastaw aktywów, czy dystrybucja zachęt, a także składanie zadań obliczeniowych i inne działania, wszystkie one muszą opierać się na dedykowanej platformie, która wymaga blockchainu jako dedykowanego. obiekt.

W tym celu Cysic Network zbudowała ekskluzywny łańcuch publiczny i przyjęła unikalny algorytm konsensusu o nazwie Proof of Compute (PoC). Jego podstawowa zasada opiera się na funkcji VRF i historycznej wydajności Prover, takiej jak dostępność sprzętu i liczba przesłanych dowodów, dokładność dowodu itp., aby wybrać producenta bloku odpowiedzialnego za produkcję bloku (uwaga: bloki tutaj powinny służyć do rejestrowania informacji o każdym urządzeniu i dystrybucji zachęt Tokena).

Oczywiście oprócz puli wydobywczej ZK i platformy SaaS, Cysic poczynił wiele ustaleń dotyczących rozwiązań akceleracyjnych ZK opartych na innym sprzęcie. Następnie przyjrzyjmy się jego wynikom na trzech trasach, odpowiednio: GPU, FPGA i ASIC.

Procesory graficzne, FPGA i ASIC

Istotą akceleracji sprzętowej ZK jest maksymalne zrównoleglenie niektórych kluczowych operacji. Z punktu widzenia cech funkcjonalnych sprzętu, w celu osiągnięcia maksymalnej elastyczności i wszechstronności, duża część obszaru chipa procesora jest wykorzystywana do zapewnienia funkcji sterujących i pamięci podręcznych na wszystkich poziomach, co skutkuje słabymi możliwościami obliczeń równoległych.

W procesorach graficznych znacznie zwiększono udział obszaru chipa wykorzystywanego do obliczeń, co pozwala na obsługę przetwarzania równoległego na dużą skalę. Teraz, gdy procesory graficzne są bardzo popularne, biblioteki takie jak Nvidia Cuda mogą pomóc programistom wykorzystać równoległość procesorów graficznych bez znajomości podstawowego sprzętu. Zestaw CUDA SDK może zawierać bibliotekę CUDA ZK w celu przyspieszenia operacji MSM i NTT.

FPGA to macierz złożona z dużej liczby małych jednostek przetwarzających. Aby zaprogramować FPGA, należy użyć specjalnego języka opisu sprzętu, który następnie jest kompilowany w kombinację obwodów tranzystorowych. Dlatego FPGA w rzeczywistości bezpośrednio wykorzystuje obwody tranzystorowe do implementowania określonych algorytmów bez konieczności kompilowania systemu instrukcji. Ten poziom dostosowywania i elastyczności jest znacznie większy niż w przypadku procesora graficznego.

Obecna cena FPGA wynosi tylko około jednej trzeciej ceny GPU, a jej wydajność energetyczna może być ponad dziesięciokrotnie wyższa niż GPU. Ta znacząca zaleta w zakresie efektywności energetycznej wynika częściowo z faktu, że procesor graficzny musi być podłączony do urządzenia hosta, które zazwyczaj zużywa dużo energii. Można powiedzieć, że FPGA może dodać więcej modułów obliczeniowych, aby zaspokoić potrzeby MSM i NTT bez zwiększania zużycia energii. To sprawia, że ​​układy FPGA są szczególnie odpowiednie dla scenariuszy odpornych na ZK, które wymagają intensywnych obliczeń i wymagają dużej przepustowości danych i krótkiego czasu reakcji.

Jednak największym problemem związanym z układami FPGA jest to, że niewielu programistów ma doświadczenie programistyczne. W przypadku projektu ZK niezwykle trudno jest zorganizować zespół posiadający zarówno wiedzę w zakresie kryptografii, jak i inżynierię FPGA.

ASIC oznacza całkowite wykorzystanie sprzętu do wdrożenia programu. Po zakończeniu projektowania sprzętu nie można zmienić. Odpowiednio programów, które może wykonać ASIC, nie można zmieniać i można ich używać tylko do określonych zadań. Opisane powyżej zalety akceleracji sprzętowej FPGA w zakresie MSM i NTT są również dostępne w układach ASIC. A dzięki dedykowanej konstrukcji obwodów ASIC ma najwyższą wydajność i najmniejsze zużycie energii spośród wszystkich rozwiązań.

W przypadku obecnego głównego nurtu ZK Circuit Cysic ma nadzieję udowodnić, że czas może osiągnąć prędkość 1-5 sekund. Aby osiągnąć ten cel, może to osiągnąć tylko ASIC.

Chociaż te zalety brzmią bardzo atrakcyjnie, technologia ZK szybko się rozwija, a cykle projektowania i produkcji ASIC trwają zwykle 1-2 lata i kosztują do 10-20 milionów dolarów. Dlatego też należy poczekać, aż technologia ZK będzie wystarczająco stabilna, zanim będzie można ją wprowadzić do produkcji na dużą skalę, aby uniknąć produkcji chipów, które wkrótce staną się przestarzałe.

W tym względzie Cysic dokonał pełnych ustaleń w trzech obszarach: GPU, FPGA i ASIC;

Na poziomie rozwiązań akceleracji GPU, wraz z pojawieniem się różnych nowych systemów odpornych na ZK, Cysic zaadaptował je w oparciu o samodzielnie opracowany pakiet SDK akceleracji CUDA i połączył dane w sieci mocy obliczeniowej GPU Cysic, zbierając sto tysięcy najlepszych zasobów społeczności. kart graficznych do obliczeń na poziomie obliczeniowym, a pakiet Cysic CUDA SDK jest o 50–80% lub więcej szybszy niż najnowszy framework open source.

Na FPGA firma Cysic zakończyła implementację najszybszego na świecie modułu MSM, NTT, drzewa Poseidon Merkle i innych modułów poprzez samodzielnie opracowane rozwiązania, obejmujące najważniejszą część obliczeń ZK, a rozwiązanie to zostało zweryfikowane prototypowo w wielu czołowych projektach ZK.

Opracowany przez firmę Cysic moduł SolarMSM może wykonać obliczenia MSM w skali 2^30 w 0,195 sekundy, podczas gdy SolarNTT może wykonać obliczenia NTT w skali 2^30 w 0,218 sekundy, co stanowi najwyższą wydajność spośród wszystkich publicznie dostępnych wyników akceleracji sprzętowej FPGA.

W dziedzinie ASIC, choć nadal istnieje pewna odległość od zastosowania ZK ASIC na dużą skalę, Cysic zaplanował tę ścieżkę z wyprzedzeniem i wprowadził na rynek niezależnie opracowane chipy i sprzęt ZK DePIN.

Aby przyciągnąć użytkowników końcowych klasy C oraz spełnić wymagania dotyczące wydajności i kosztów różnych stron projektu ZK, Cysic wprowadzi na rynek dwa produkty sprzętowe ZK: ZK Air i ZK Pro.

ZK Air ma wymiary podobne do powerbanku i zasilacza do laptopa. Zwykli użytkownicy mogą podłączyć go bezpośrednio do laptopów, iPadów, a nawet telefonów komórkowych poprzez interfejs Type-C, aby zapewnić wsparcie mocy obliczeniowej dla konkretnych projektów ZK i otrzymać nagrody. Obecnie moc obliczeniowa ZK Air w dalszym ciągu przewyższa moc kart graficznych klasy konsumenckiej i może przyspieszyć zadania generowania dowodu ZK na małą skalę.

ZK Pro jest podobny do tradycyjnej maszyny wydobywczej. Jego moc obliczeniowa osiągnęła efekt wielu najwyższej klasy kart graficznych klasy konsumenckiej połączonych z serwerem GPU. Może znacznie przyspieszyć generowanie dowodów ZK i nadaje się do ZK na dużą skalę projekty takie jak ZK-Rollup i ZKML (uczenie maszynowe o zerowej wiedzy).

Dzięki tym dwóm urządzeniom Cysic w końcu zbuduje stabilną i niezawodną sieć ZK-DePIN. Oba urządzenia są obecnie w fazie rozwoju i oczekuje się, że będą dostępne w 2025 roku.

Ponadto za pośrednictwem Cysic Network użytkownicy C-end mogą dołączyć do rynku akceleracji sprzętowej ZK z bardzo niskim progiem. W połączeniu z dużym zapotrzebowaniem projektu ZK na moc obliczeniową, może to spowodować, że rynek ponownie wywoła falę szaleństwa. Wydobywanie bitcoinów, wielkość rynku pola obliczeniowego ZK, może ponownie zapoczątkować gwałtowny wzrost.